MII管理接口简介

MII管理接口(MIIM,Management Interface),MAC与PHY间的管理接口,可用来控制PHY芯片,在802.3协议中,最多可同时支持32个PHY。它由两根线组成:时钟线-MDC,双向数据线-MDIO。下面是一段从网上摘取的英文介绍:

The MDIO interface is a simple, two-wire, serial interface to connect a management entity and a managed PHY for the purposes of controlling the PHY and gathering status from the PHY.

The two lines include the MDC line [Management Data Clock], and the MDIO line [Management Data Input/Output]. The clock is point-to-point, while the data line is a bi-directional multi-drop interface.

The data line is Tri-state able and can drive 32 devices.

MII管理接口工作流程
  1. Preamle(PRE):帧前缀域,为32个连续“1”比特,这帧前缀域不是必要的,某些物理层芯片的MDIO操作就没有这个域。
  2. Start of Frame(ST) :开始标识码,MAC驱动MDIO线,出现一个2bit的开始标识码(01)。
  3. Operation Code(OP) :帧操作码,比特“10”表示此帧为一读操作帧,比特“01”表示此帧为一写操作帧。
  4. PHY Address(PHYAD) :物理层芯片的地址,5个比特,每个芯片都把自己的地址与这5个比特进行比较,若匹配则响应后面的操作,若不匹配,则忽略掉后面的操作。
  5. Reg Address(REGAD) :寄存器地址,用来选择物理层芯片的32个寄存器中的某个寄存器的地址。
  6. Turnaround(TA) : 状态转换域,若为读操作,则第一比特时MDIO为高阻态,第二比特时由物理层芯片使MDIO置“0”;若为写操作,则MDIO仍由MAC层芯片控制,其连续输出“10”两个比特。
  7. Data:帧的寄存器的数据域,16比特,若为读操作,则为物理层送到MAC层的数据;若为写操作,则为MAC层送到物理层的数据。
  8. IDLE:帧结束后的空闲状态,此时MDIO无源驱动,处高阻状态,但一般用上拉电阻使其处在高电平,即MDIO引脚需要上拉电阻
MII管理接口读写时序
MII管理接口(MIIM)读写时序

MII管理接口(MIIM)读写时序

» 文章出处: reille博客—http://velep.com , 如果没有特别声明,文章均为reille博客原创作品
» 郑重声明: 原创作品未经允许不得转载,如需转载请联系reille#qq.com(#换成@)
分享到:

 Leave a Reply

(必须)

(我会替您保密的)(必须)

*

   
© 2012 velep.com | reille blog | 管理| 粤ICP备12094833号-2| 谷歌地图| 百度地图| Suffusion theme|Sayontan Sinha

无觅相关文章插件,快速提升流量